зберігається в основній пам’яті комп’ютера

формується з керуючих слів каналу

універсальна для всіх периферійних пристроїв

описує потрібну послідовність операцій введення-виведення

може розташовуватися в кеші команд ЦП

0

1

2

6

5

мінімальні апаратні витрати

подовжений командний цикл процесора

підвищена складність реалізації

унеможливлення доступу до основної пам’яті з боку ЦП

періодичне зчитування регістру стану МВВ

ієрархія шин

безпосередні

повнозв’язана архітектура

загальна шина

незв’язана архітектура

служить для зберігання бітів стану модулю введення-виведення та під’єднаних до нього пристроїв

часто доповнюється вузлом пакування-розпакування

зазвичай, розрядність збігається із шириною шини даних з боку «великого» інтерфейсу

реалізує тимчасове зберігання команд керування модулем, які надходять від центрального процесора

присутній лише один такий регістр незалежно від кількості під’єднаних пристроїв

вимагають менше сигнальних ліній

додаткова логіка практично не потрібна

більш надійна передача даних

намає прив’язки до конкретної максимальної тактової частоти

практично нічим не обмежена довжина шин

транзакція поділяється на дві частини (адресну і транзакцію даних).

забезпечує можливість підвищення тактової частоти шини

має на меті збільшення ефективної смуги пропускання шини

поділяє цикли вибірки команд та даних

перетворює складні транзакції на більш прості

попадання при зверненні на довільному рівні

попадання при зверненні на вищому рівні

використання пам’яті будь-якого типу, крім SDRAM

промах при зверненні на поточному рівні

використання пам’яті з довільним доступом

канал отримує початкову адресу канальної програми від ЦП

канал взаємодіє з кожним периферійним пристроєм за перериваннями

пересилання ведеться в режимі прямого доступу до пам’яті

після кожної команди, що отримується від ЦП, канал виконує пересилання чергового слова