Crowdly
Add to Chrome
Systèmes élec. & informatiques (MESISI120424)
Looking for Systèmes élec. & informatiques (MESISI120424) test answers and solutions? Browse our comprehensive collection of verified answers for Systèmes élec. & informatiques (MESISI120424) at learning.devinci.fr.
Get instant access to accurate answers and detailed explanations for your course questions. Our community-driven platform helps students succeed!
74HC74, quelle est l'affirmation fausse ?
- H = High-level = « 1 » logique
- L = Low-level = « 0 » logique
- I = Input
- O = Output
Une
tension en entrée > VIH est un H logique,
Une
tension en entrée < VIL est un L logique,
Le
comportement du composant n’est pas défini pour une tension intermédiaire
(entre VIL et VIH) !
La tension moyenne d'un signal PWM ayant un rapport cyclique de 20% et une amplitude Vcc=10V est:
Pour réaliser un compteur qui compte jusqu'à 3 et recommence
Comment peut-on utiliser le composant 74HC393 pour compter jusqu'à 255?
Pour réaliser un compteur qui compte jusqu'à 7 et recommence
Dans un montage Arduino, on effectue les connexions sur le 74HC4051 suivantes :
S0 est reliée à une broche numérique et reçoit un niveau logique HIGH
S1 est reliée à une broche numérique et reçoit un niveau logique LOW
S2 est reliée à la masse (GND)
E est reliée à la masse (GND)
Quel canal est connecté à Z ?
74HC74, quelle est l'affirmation fausse ?
- H = High-level = « 1 » logique
- L = Low-level = « 0 » logique
- I = Input
- O = Output
Une
tension en entrée > VIH est un H logique,
Une
tension en entrée < VIL est un L logique,
Le
comportement du composant n’est pas défini pour une tension intermédiaire
(entre VIL et VIH) !
Pour réaliser un compteur qui compte jusqu'à 7 et recommence
Pour commander dynamiquement 6 capteurs analogiques avec une seule entrée Arduino (A0), on peut :
The 74HC74 is dual positive edge triggered D-type flip-flop. They have individual data (nD), clock (nCP), set (nSD) and reset (nRD) inputs, and complementary nQ and nQ outputs. Data at the nD-input, that meets the set-up and hold time requirements on the LOW-to-HIGH clock transition, is stored in the flip-flop and appears at the nQ output.
Quelle affirmation est fausse?