Looking for Systèmes élec. & informatiques (MESISI120424) test answers and solutions? Browse our comprehensive collection of verified answers for Systèmes élec. & informatiques (MESISI120424) at learning.devinci.fr.
Get instant access to accurate answers and detailed explanations for your course questions. Our community-driven platform helps students succeed!
Soit le sketch ci dessous:
Que vaut la distance (en mm) entre l'obstacle et et le capteur ultrason de distance HSR04
The 74HC74 is dual positive edge triggered D-type flip-flop. They have individual data (nD), clock (nCP), set (nSD) and reset (nRD) inputs, and complementary nQ and nQ outputs. Data at the nD-input, that meets the set-up and hold time requirements on the LOW-to-HIGH clock transition, is stored in the flip-flop and appears at the nQ output.
Quelle affirmation est fausse?
Dans un montage Arduino, on effectue les connexions sur le 74HC4051 suivantes :
S0 est reliée à une broche numérique et reçoit un niveau logique HIGH
S1 est reliée à une broche numérique et reçoit un niveau logique LOW
S2 est reliée à la masse (GND)
E est reliée à la masse (GND)
Quel canal est connecté à Z ?
74HC74, quelle est l'affirmation fausse ?
int outPin = 9 ;
void setup() {
pinMode(outPin, OUTPUT);
} void loop() {
digitalWrite(outPin, HIGH);
delay(50);
digitalWrite(outPin, LOW);
delay(200);
}
Le rapport cyclique en %:
74HC74, quelle est l'affirmation fausse ?
Une
tension en entrée > VIH est un H logique,
Une
tension en entrée < VIL est un L logique,
Le
comportement du composant n’est pas défini pour une tension intermédiaire
(entre VIL et VIH) !
int outPin = 9 ;
void setup() {
pinMode(outPin, OUTPUT);
} void loop() {
digitalWrite(outPin, HIGH);
delay(50);
digitalWrite(outPin, LOW);
delay(200);
}
Le rapport cyclique en %:
74HC393, quelle (es) affirmation (s) est fausse (s) ?
The 74HC/HCT393 are 4-bit binary ripple counters with separate clocks (1CP and 2 CP) and master reset (1MR and 2MR) inputs to each counter. The operation of each half of the "393" is the same as the "93" except no externalclock connections are required.The counters are triggered by a HIGH-to-LOW transition of the clock inputs. The counter outputs are internally connected to provide clock inputs to succeeding stages.
Le circuit intégrés 74 HC4051:
choisir le ou les affirmations correctes:
Le circuit ci-dessous est alimenté avec un signal PWM (e(t) est un signal PWM) on peut récupérer la tension moyenne du signal :