Crowdly

Add to Chrome

Universities
moodle.inp-toulouse.fr
N7EE01C - Architecture des calculateurs

N7EE01C - Architecture des calculateurs

Looking for N7EE01C - Architecture des calculateurs test answers and solutions? Browse our comprehensive collection of verified answers for N7EE01C - Architecture des calculateurs at moodle.inp-toulouse.fr.

Get instant access to accurate answers and detailed explanations for your course questions. Our community-driven platform helps students succeed!

Dans le mode de scrutation, comment éviter que le processeur ne manque des événements trop rapides?

En synchronisant les capteurs avec le processeur

En réduisant le temps de cycle de la boucle de scrutation

En ajoutant des délais dans la boucle

En augmentant la durée d'activation des capteurs

View this question

Quel est le principal inconvénient d'une réduction du temps de cycle en mode de scrutation?

Le processeur doit gérer plusieurs interruptions simultanément

Le processeur peut manquer des événements rapides

Le processeur est toujours occupé et ne peut pas faire d'autres tâches

Le système devient plus complexe à programmer

View this question

Comment un processeur peut-il effectuer d'autres tâches en mode de scrutation?

En augmentant la fréquence d'horloge

En utilisant un processeur plus rapide

En augmentant le nombre de capteurs

Ce n'est pas possible en mode scrutation d'ffectuer une autre tâche

View this question

Dans le mode de scrutation, quel facteur détermine la fréquence à laquelle le processeur lit les capteurs?

Le temps d'activation du capteur

La fréquence d'horloge du capteur

La longueur de la boucle de scrutation

Le temps de cycle du processeur

View this question

Quel est l'objectif principal du mode de contrôle par scrutation dans un système à microprocesseur?

Utiliser un FPGA pour traiter les signaux en temps réel

Allouer du temps CPU pour chaque périphérique de manière équitable

Attendre qu'un capteur envoie une interruption

Scruter en permanence les capteurs pour détecter un changement d'état

View this question

On utilise un LUT 3 entrées, donner la valeur de la sortie si les entrées sont égalent à

a0=0 - a1=1 - a2=0

Sortie = 0

Sortie = 2

Sortie = 1

View this question

Les blocs logiques dans un FPGA permettent de faire du routage à l'intérieur du composant

View this question

Un LUT signifie ...

un lutin qui habite la forêt

lookup table bien sur !

locked bUlky Table of course

je sais pas trop ... u petit bonhomme vert ??

View this question

On réalise une fonction logique à l'aide d'un composant PAL.

Donner l'équation de S0 et S1

S0=A.B.C.Q1.Q2 + /A./B.Q2

S1=/B.Q1 + /A.B./C.Q1.Q2

S0=A.B.C.Q1.Q2 + /B./C.Q2

S1=/A.Q1 + /A.B.C

S0=A.B.C.Q1.Q2 + B./C.Q2

S1=/B.Q1 + Q2

S0=/A./B./C.Q1.Q2 + /B./C.Q2

S1=B.Q1 + /A.B.C

View this question

On utilise une mémoire afin de réaliser 2 fonctions logique à 4 entrées.

Choisir les bonnes équations pour S0 et S1

S0=/A0./A1./A2./A3 + A0./A1.A2./A3 + /A0./A1.A2.A3

S1=A0.A1./A2./A3 + A0.A1.A2.A3

S0=/A0.A1./A2./A3 + A0./A1.A2./A3 + A0./A1.A2.A3

S1=A0.A1./A2./A3 + /A0.A1.A2.A3

S0=/A0./A1./A2./A3 + A0./A1.A2./A3 + A0./A1.A2.A3

S1=A0.A1./A2./A3 + A0.A1.A2

S0=/A0./A1./A2./A3 + A0./A1.A2./A3 + A0./A1.A2.A3

S1=A0.A1./A2./A3 + A0.A1.A2.A3

View this question

Previous
1
9
10
11
22
Next

Want instant access to all verified answers on moodle.inp-toulouse.fr?

Get Unlimited Answers To Exam Questions - Install Crowdly Extension Now!

Add to Chrome

Telegram Instagram TikTok Question Bank

Terms of Use Contact Us

Add to Chrome

Add to Chrome