Crowdly
Add to Chrome
Дослідження і проектування комп'ютерних систем та мереж
Looking for Дослідження і проектування комп'ютерних систем та мереж test answers and solutions? Browse our comprehensive collection of verified answers for Дослідження і проектування комп'ютерних систем та мереж at vns.lpnu.ua.
Get instant access to accurate answers and detailed explanations for your course questions. Our community-driven platform helps students succeed!
Який 16-ий код K з’явиться на виході 12-бітного буфера, якщо на його вхід подається 16-ковий код 638, якщо на вхідній шині даних на живлення (на "1") закорочений розряд D1? Відповідь дати у вигляді Kmod15.
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
View this question
Який 16-ий код K з’явиться на виході 12-бітного буфера, якщо на його вхід подається 16-ковий код 3B4, а на вхідній шині даних на землю (на "0") закорочений розряд D9? Відповідь дати у вигляді Kmod15.
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
View this question
Цикл звернення до кеш-пам'яті з прямим відображенням менший за цикл звернення до основної пам'яті в 11 разів. Під час тестування кеш-пам'яті здійснюється два читання того самого блоку даних: перший раз читання відбувається з основної пам'яті, під час другого частина даних може читатися з кеш-пам'яті, якщо вони там є. У скільки разів зменшиться час повторного читання блоку даних з кількістю слів 16, якщо розмір кеш-пам'яті 8 слів?
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
❌
0%
View this question
Цикл звернення до кеш-пам'яті з прямим відображенням менший за цикл звернення до основної пам'яті в 12 разів. Під час тестування кеш-пам'яті здійснюється два читання того самого блоку даних: перший раз читання відбувається з основної пам'яті, під час другого частина даних може читатися з кеш-пам'яті, якщо вони там є. У скільки разів зменшиться час повторного читання блоку даних з кількістю слів 14, якщо розмір кеш-пам'яті 8 слів?
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
View this question
Стенд для тестування комбінаційних схем має 6 входів та 9 виходів. На скільки необхідно збільшити кількість його входів, щоб на цьом стенді можна було тестувати комбінаційну схему цифрового автомата на основі D-тригерів, у якого кількість входів - 8, кількість виходів - 5, а кількість станів, в яких автомат може перебувати (при їх двійковому кодуванні) - 217
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
✅
❌
❌
❌
❌
❌
❌
View this question
Цикл звернення до кеш-пам'яті з прямим відображенням менший за цикл звернення до основної пам'яті в 16 разів. Під час тестування кеш-пам'яті здійснюється два читання того самого блоку даних: перший раз читання відбувається з основної пам'яті, під час другого частина даних може читатися з кеш-пам'яті, якщо вони там є. У скільки разів зменшиться час повторного читання блоку даних з кількістю слів 12, якщо розмір кеш-пам'яті 8 слів?
0%
0%
0%
0%
0%
❌
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
View this question
Цикл звернення до кеш-пам'яті з прямим відображенням менший за цикл звернення до основної пам'яті в 14 разів. Під час тестування кеш-пам'яті здійснюється два читання того самого блоку даних: перший раз читання відбувається з основної пам'яті, під час другого частина даних може читатися з кеш-пам'яті, якщо вони там є. У скільки разів зменшиться час повторного читання блоку даних з кількістю слів 8, якщо розмір кеш-пам'яті 8 слів?
0%
0%
0%
❌
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
View this question
Цикл звернення до кеш-пам'яті з прямим відображенням менший за цикл звернення до основної пам'яті в 14 разів. Під час тестування кеш-пам'яті здійснюється два читання того самого блоку даних: перший раз читання відбувається з основної пам'яті, під час другого частина даних може читатися з кеш-пам'яті, якщо вони там є. У скільки разів зменшиться час повторного читання блоку даних з кількістю слів 11, якщо розмір кеш-пам'яті 8 слів?
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
✅
❌
❌
❌
❌
View this question
Цикл звернення до кеш-пам'яті з прямим відображенням менший за цикл звернення до основної пам'яті в 15 разів. Під час тестування кеш-пам'яті здійснюється два читання того самого блоку даних: перший раз читання відбувається з основної пам'яті, під час другого частина даних може читатися з кеш-пам'яті, якщо вони там є. У скільки разів зменшиться час повторного читання блоку даних з кількістю слів 16, якщо розмір кеш-пам'яті 8 слів?
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
View this question
Відношення тривалостей циклів читання з пам'яті даних і кеш-пам'яті даних дорівнює 11. Тривалість циклу читання з кеш-пам'яті дорівнює 1 нс. На скільки наносекунд N зменшиться час повторного читання масиву з 8 слів при умові, що кількість слів, яка поміщається в кеш, дорівнює 4. Місце даних у кеші визначається молодшими розрядами їх адреси. Між двома послідовними читаннями масивів циклів пам'яті даних немає. Читання завжди відбувається в одному порядку. Відповідь дати у вигляді Nmod15.
0%
0%
0%
❌
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
View this question