Considere as seguintes afirmações sobre gerência de memória usando paginação:

I -  Um endereço lógico com N bits é dividido em P bits para o número de página e N − P bits para o deslocamento em cada página, sendo P determinante dos bits necessários para o deslocamento.

II - As tabelas de páginas multiníveis permitem mais rapidez na conversão de endereços lógicos em físicos.

III -  A cache TLB deve ser esvaziada a cada troca de contexto entre threads.

IV - O cache TLB é usado para manter páginas frequentemente usadas na memória.

V - Os endereços físicos gerados pelo processador são convertidos em endereços lógicos através da MMU (Memory Management Unit).

VI - A cache TLB deve ser esvaziada a cada troca de contexto entre processos.