logo

Crowdly

Browser

Додати до Chrome

Systèmes élec. & informatiques (MESISI120424)

Шукаєте відповіді та рішення тестів для Systèmes élec. & informatiques (MESISI120424)? Перегляньте нашу велику колекцію перевірених відповідей для Systèmes élec. & informatiques (MESISI120424) в learning.devinci.fr.

Отримайте миттєвий доступ до точних відповідей та детальних пояснень для питань вашого курсу. Наша платформа, створена спільнотою, допомагає студентам досягати успіху!

74HC393, quelle(es) affirmation (s) est vraie (s)?

The master resets are active-HIGH asynchronous inputs to each 4-bit counter identified by the "1" and "2" in the pin description.

A HIGH level on the nMR input overrides the clock and sets the outputs LOW.

0%
0%
0%
0%
0%
Переглянути це питання

Comment peut-on limiter le compteur 74HC393 à compter uniquement de 0 à 3, puis le faire recommencer automatiquement ?

0%
0%
0%
0%
0%
0%
Переглянути це питання

Pour réaliser un compteur qui compte jusqu'à 7 et recommence

0%
0%
100%
0%
0%
Переглянути це питання

La tension moyenne d'un signal PWM ayant un rapport cyclique de 20% et une amplitude Vcc=10V est:

0%
0%
0%
0%
0%
0%
Переглянути це питання

Soit le circuit suivant:

0%
0%
0%
Переглянути це питання

74HC393, quelle (es)  affirmation (s) est fausse (s) ?

The 74HC/HCT393 are 4-bit binary ripple counters with separate clocks (1CP and 2 CP) and master reset (1MR and 2MR) inputs to each counter. The operation of each half of the "393" is the same as the "93" except no external

clock connections are required.

The counters are triggered by a HIGH-to-LOW transition of the clock inputs. The counter outputs are internally connected to provide clock inputs to succeeding stages.

100%
100%
0%
0%
Переглянути це питання

Pour réaliser un compteur qui compte jusqu'à 7 et recommence

0%
0%
0%
0%
0%
Переглянути це питання

Pour commander dynamiquement 6 capteurs analogiques avec une seule entrée Arduino (A0), on peut :

0%
0%
0%
0%
0%
0%
0%
0%
0%
Переглянути це питання

The 74HC74 is dual positive edge triggered D-type flip-flop. They have individual data (nD), clock (nCP), set (nSD) and reset (nRD) inputs, and complementary nQ and nQ outputs. Data at the nD-input, that meets the set-up and hold time requirements on the LOW-to-HIGH clock transition, is stored in the flip-flop and appears at the nQ output.

Quelle affirmation est fausse?

0%
100%
0%
0%
0%
Переглянути це питання

int outPin = 9 ;

void setup() {

pinMode(outPin, OUTPUT);

}

void loop() {

digitalWrite(outPin, HIGH);

delay(50);

digitalWrite(outPin, LOW);

delay(200);

}

Le rapport cyclique en %:

0%
0%
0%
0%
0%
0%
0%
Переглянути це питання

Хочете миттєвий доступ до всіх перевірених відповідей на learning.devinci.fr?

Отримайте необмежений доступ до відповідей на екзаменаційні питання - встановіть розширення Crowdly зараз!

Browser

Додати до Chrome