logo

Crowdly

Browser

Додати до Chrome

Systèmes élec. & informatiques (MESISI120424)

Шукаєте відповіді та рішення тестів для Systèmes élec. & informatiques (MESISI120424)? Перегляньте нашу велику колекцію перевірених відповідей для Systèmes élec. & informatiques (MESISI120424) в learning.devinci.fr.

Отримайте миттєвий доступ до точних відповідей та детальних пояснень для питань вашого курсу. Наша платформа, створена спільнотою, допомагає студентам досягати успіху!

74HC393, quelle(es) affirmation (s) est vraie (s)?

The master resets are active-HIGH asynchronous inputs to each 4-bit counter identified by the "1" and "2" in the pin description.

A HIGH level on the nMR input overrides the clock and sets the outputs LOW.

0%
0%
0%
0%
0%
Переглянути це питання

La tension moyenne d'un signal PWM ayant un rapport cyclique de 20% et une amplitude Vcc=10V est:

0%
0%
0%
0%
0%
0%
Переглянути це питання

74HC74, quelle affirmation est fausse ?

0%
0%
0%
0%
Переглянути це питання

Un circuit logique à 4 entrées et 9 sorties peut être :

20%
95%
2%
27%
1%
Переглянути це питання

La tension moyenne d'un signal PWM ayant un rapport cyclique de 20% et une amplitude Vcc=10V est:

0%
0%
0%
0%
0%
0%
Переглянути це питання

Comment peut-on utiliser le composant 74HC393 pour compter jusqu'à 255?

0%
0%
0%
0%
0%
0%
Переглянути це питання

on peut générer un signal PWM sur la broche:

0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
Переглянути це питання

on peut générer un signal PWM sur la broche:

0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
Переглянути це питання

Un débit binaire de 20 Kbit/s sur un motif répétitif de la forme "0" , "1", correspond à une fréquence:

1%
99%
0%
0%
12%
Переглянути це питання

74HC393, quelle (es)  affirmation (s) est fausse (s) ?

The 74HC/HCT393 are 4-bit binary ripple counters with separate clocks (1CP and 2 CP) and master reset (1MR and 2MR) inputs to each counter. The operation of each half of the "393" is the same as the "93" except no external

clock connections are required.

The counters are triggered by a HIGH-to-LOW transition of the clock inputs. The counter outputs are internally connected to provide clock inputs to succeeding stages.

0%
0%
0%
0%
Переглянути це питання

Хочете миттєвий доступ до всіх перевірених відповідей на learning.devinci.fr?

Отримайте необмежений доступ до відповідей на екзаменаційні питання - встановіть розширення Crowdly зараз!

Browser

Додати до Chrome