Penyimpanan data pada data memory EEPROM bersifat sementara (volatile)

Penyimpanan data pada data memory SRAM bersifat sementara (volatile)

Penyimpanan data pada register bersifat permanen (non-volatile)

Penyimpanan data pada program/flash memory bersifat sementara (volatile)

Saat eksekusi timer interrupt handler, secara default bit ke-7 SREG berubah menjadi 1

Pada jenis interrupt compare match, nilai OCR1A/B dibandingkan dengan nilai counter TCNT0

Semakin tinggi frekuensi clock processor maka jumlah clock cycle dalam satu detik menjadi lebih banyak

Nilai inisialisasi TIFR pada awal program berbeda dengan nilai inisialisasi TIMSK

ldi r16, $A3

out ddra, r16

ldi r16, $B3

out ddra, r16

ldi r16, $3C

out ddra, r16

ldi r16, $3A

out ddra, r16

1110 0111 1100 0101

1110 0111 1011 0101

1110 0101 1101 0111

1110 1010 0111 0101

R27:R26

R29:R28

R31:R30

R1:R0

R25:R24