Crowdly
Додати до Chrome
Комп'ютерна логіка
Шукаєте відповіді та рішення тестів для Комп'ютерна логіка? Перегляньте нашу велику колекцію перевірених відповідей для Комп'ютерна логіка в vns.lpnu.ua.
Отримайте миттєвий доступ до точних відповідей та детальних пояснень для питань вашого курсу. Наша платформа, створена спільнотою, допомагає студентам досягати успіху!
На D вхід 16-бітного регістра зсуву з послідовним входом і паралельним виходом, який виконує зсув у бік молодших розрядів і спрацьовує по фронту зростання синхроімпульсів, протягом 16 тактів подається 16-бітна послідовності двійкових сигналів, яка описуються, 16-ковим числом ECBE. Біти цих кодів з'являються на вході регістра перед надходженням фронта зростання синхроімпульсів одночасно з попереднім фронтом спадання синхроімпульсів, які подаються на вхід C регістра. У 1-му такті на вхід регістра подається молодший біт коду (біт з номером 0), у 16-му такті - старший біт (з номером 15). Визначити 16-вий код К стану регістра після 5 тактів (такт починається із фронтом зростання синхроімпульса). Початковий стан регістра у 16-ковому коді - 59CC. Як відповідь записати число Kmod15.
❌
❌
✅
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
Переглянути це питання
Генератор псевдовипадкових кодів побудовано на основі регістра зсуву з лінійними зворотніми зв'язками у формі Галуа. Нумерація тригерів регістра починається з 1. Степені утоворюючого полінома - (12, 7, 4, 3, 0). Регістр знаходиться у стані E2E Яким буде його наступний стан K? Як відповідь записати число Kmod15.
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
✅
❌
❌
❌
❌
❌
Переглянути це питання
На D вхід 16-бітного регістра зсуву з послідовним входом і паралельним виходом, який виконує зсув у бік молодших розрядів і спрацьовує по фронту зростання синхроімпульсів, протягом 16 тактів подається 16-бітна послідовності двійкових сигналів, яка описуються, 16-ковим числом B706. Біти цих кодів з'являються на вході регістра перед надходженням фронта зростання синхроімпульсів одночасно з попереднім фронтом спадання синхроімпульсів, які подаються на вхід C регістра. У 1-му такті на вхід регістра подається молодший біт коду (біт з номером 0), у 16-му такті - старший біт (з номером 15). Визначити 16-вий код К стану регістра після 5 тактів (такт починається із фронтом зростання синхроімпульса). Початковий стан регістра у 16-ковому коді - C499. Як відповідь записати число Kmod15.
❌
❌
❌
❌
❌
❌
❌
✅
❌
❌
❌
❌
❌
❌
❌
❌
❌
Переглянути це питання
На R та S входи RS-тригера протягом 16 тактів подаються 16-бітні послідовності двійкових сигналів, які описуються 16-ковими числами C651 та 48F3, відповідно. Біти цих кодів з однаковими номерами з'являються на входах тригера одночасно з початком чергового такту. У 1-му такті на входи тригера подаються старші біти кодів (біти з номером 15), у 16-му такті - молодші біти (з номером 0). Визначити 16-вий код К, який утвориться з послідовності станів інверсного виходу тигера за 16 тактів (з 1-го по 16-ий такт). Початковий стан тригера - 0. Як відповідь записати число Kmod15. Вважати, що в ситуації, коли можливе виникнення генерації , стан виходу тригера не змінюється.
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
100%
0%
0%
0%
0%
0%
0%
Переглянути це питання
Генератор псевдовипадкових кодів побудовано на основі регістра зсуву з лінійними зворотніми зв'язками у формі Галуа. Нумерація тригерів регістра починається з 1. Степені утоворюючого полінома - (12, 7, 4, 3, 0). Регістр знаходиться у стані 32A Яким буде його наступний стан K? Як відповідь записати число Kmod15.
❌
❌
❌
❌
❌
❌
❌
✅
❌
❌
❌
❌
❌
❌
❌
❌
❌
Переглянути це питання
На D вхід 16-бітного регістра зсуву з послідовним входом і паралельним виходом, який виконує зсув у бік молодших розрядів і спрацьовує по фронту зростання синхроімпульсів, протягом 16 тактів подається 16-бітна послідовності двійкових сигналів, яка описуються, 16-ковим числом 5261. Біти цих кодів з'являються на вході регістра перед надходженням фронта зростання синхроімпульсів одночасно з попереднім фронтом спадання синхроімпульсів, які подаються на вхід C регістра. У 1-му такті на вхід регістра подається молодший біт коду (біт з номером 0), у 16-му такті - старший біт (з номером 15). Визначити 16-вий код К стану регістра після 5 тактів (такт починається із фронтом зростання синхроімпульса). Початковий стан регістра у 16-ковому коді - 5F15. Як відповідь записати число Kmod15.
❌
❌
❌
❌
❌
✅
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
Переглянути це питання
На D вхід 16-бітного регістра зсуву з послідовним входом і паралельним виходом, який виконує зсув у бік молодших розрядів і спрацьовує по фронту зростання синхроімпульсів, протягом 16 тактів подається 16-бітна послідовності двійкових сигналів, яка описуються, 16-ковим числом 11FB. Біти цих кодів з'являються на вході регістра перед надходженням фронта зростання синхроімпульсів одночасно з попереднім фронтом спадання синхроімпульсів, які подаються на вхід C регістра. У 1-му такті на вхід регістра подається молодший біт коду (біт з номером 0), у 16-му такті - старший біт (з номером 15). Визначити 16-вий код К стану регістра після 5 тактів (такт починається із фронтом зростання синхроімпульса). Початковий стан регістра у 16-ковому коді - 77EF. Як відповідь записати число Kmod15.
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
✅
❌
Переглянути це питання
Помножувач здійснює операцію над 16-ковими цілими і додатніми 8 бітним множеним M і 4-бітним множником N. Множення починається з молодших розрядів множника із зсувом часткових сум S праворуч. 1-а часткова сума утворюється додаваннм першого і другого часткових добутків (які утворюються множенням на 0-ий і 1-ий розряди множника, відповідно). Після знаходження кожного наступного часткового добутку обраховується значення наступної часткової суми S. Якою буде 2-га часткова сума S, якщо M =94, N = C? На початку S=0. Результат записати як Smod15.
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
0%
Переглянути це питання
Помножувач здійснює операцію над 16-ковими цілими і додатніми 8 бітним множеним M і 4-бітним множником N. Множення починається з молодших розрядів множника із зсувом часткових сум S праворуч. 1-а часткова сума утворюється додаваннм першого і другого часткових добутків (які утворюються множенням на 0-ий і 1-ий розряди множника, відповідно). Після знаходження кожного наступного часткового добутку обраховується значення наступної часткової суми S. Якою буде 2-га часткова сума S, якщо M =44, N = 4? На початку S=0. Результат записати як Smod15.
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
❌
✅
❌
❌
❌
❌
Переглянути це питання
Помножувач здійснює операцію над 16-ковими цілими і додатніми 8 бітним множеним M і 4-бітним множником N. Множення починається з молодших розрядів множника із зсувом часткових сум S праворуч. 1-а часткова сума утворюється додаваннм першого і другого часткових добутків (які утворюються множенням на 0-ий і 1-ий розряди множника, відповідно). Після знаходження кожного наступного часткового добутку обраховується значення наступної часткової суми S. Якою буде 2-га часткова сума S, якщо M =9A, N = 4? На початку S=0. Результат записати як Smod15.
❌
❌
❌
❌
❌
❌
❌
❌
❌
✅
❌
❌
❌
❌
❌
❌
❌
Переглянути це питання