з матрицею резисторів R-2R

з матрицею однакових резисторів

з матрицею R-2R-4R

з підсумовуванням вагових струмів

широтно-імпульсну

імпульсно-кодову

амплітудно-імпульсну

часо-імпульсну

інтегруючі та порозрядні

комбіновані

зчитування

послідовної лічби

Повний суматор відрізняється від напівсуматора додатковим входом перенесення (P_вх), на який подається, як правило, сигнал від попереднього суматора. Вихід старшого розряду повного суматора називають виходом перенесення P_вих, а вихід молодшого – S. Отже, повний суматор додає 2 біти вхідні та 1 біт перенесення (a, b i P_вх) і на результат його виходах має два біти P_вих і S. Якщо щонайменше на двох входах є логічні одиниці, то на виході перенесення P_вих є логічна 1. При непарній кількості логічних 1 на входах (а, b, P_вх) повного суматора на виході суми є теж логічна 1, а при парній – логічний 0. Умовне позначення напівсуматора подано нижче

Повний суматор відрізняється від напівсуматора додатковим входом перенесення (P_вх), на який подається, як правило, сигнал від попереднього суматора. Вихід старшого розряду повного суматора називають виходом перенесення P_вих, а вихід молодшого – S. Отже, повний суматор додає 2 біти вхідні та 1 біт перенесення (a, b i P_вх) і на результат його виходах має два біти P_вих і S. Якщо щонайменше на двох входах є логічні одиниці, то на виході перенесення P_вих є логічна 1. При непарній кількості логічних 1 на входах (а, b, P_вх) повного суматора на виході суми є теж логічна 1, а при парній – логічний 0. Умовне позначення напівсуматора подано нижче

Напівсуматор має два входи та два виходи. Він додає два доданки - однобітові двійкові числа a i b, а результат додавання має два біти. Вихід молодшого біту результату позначають через S і називають сумою, а вихід старшого біту результату - P називають перенесенням. Умовне позначення напівсуматора подано нижче

з додавання таких самих доданків

з застосуванням закону подвійного заперечення

з застосуванням тотожностей

з додаванням нуля

Кількість сусідніх одиниць у блоці має бути кратна 2^і-1, а «і» рівне цілому числу, зокрема, і = 1, 2, 3, 4…

Кількість сусідніх одиниць у блоці має бути кратна 2^і+1, а «і» рівне цілому числу, зокрема, і = 1, 2, 3, 4…

Кількість сусідніх одиниць у блоці має бути кратна 2^і, де і = 0, 1, 2, 3, 4…

Кількість одиниць у блоці має бути кратна 2^і, а «і» рівне цілому числу, зокрема, і = 1, 2, 3, 4…

Особливості мінімізації логічних пристроїв з багатьма виходами полягають у тому, що складають карти Карно для функцій опису кожного виходу f₁, f₂, f₃…, а в подальшому послідовність операцій така ж, як і у випадку мінімізації логічних пристроїв з одним виходом.

Особливості мінімізації логічних пристроїв з багатьма виходами полягають у тому, що складають карти Карно для функцій опису кожного виходу f₁, f₂, f₃… і формують блоки одиниць для всіх карт Карно (оскільки тоді реалізація пристрою простіша). А в подальшому послідовність операцій така ж, як і у випадку мінімізації логічних пристроїв з одним виходом.

Особливості мінімізації логічних пристроїв з багатьма виходами полягають у тому, що складають карти Карно для функцій опису кожного виходу f₁, f₂, f₃… і формують блоки одиниць, причому доцільно виділити спільні блоки для всіх карт Карно (оскільки тоді реалізація пристрою простіша). А в подальшому послідовність операцій така ж, як і у випадку мінімізації логічних пристроїв з одним виходом.