Choisissez l'instruction ou les instructions qui permettent de réaliser un additionneur entre les entrées A, B et C sur la sortie SUM afin de compléter le code VHDL du circuit suivant :

library IEEE;

use IEEE.STD_LOGIC_1164.all;

use IEEE.NUMERIC_STD.all;

entity ADDER is

      port  (A : in STD_LOGIC_VECTOR (7 downto 0);

             B : in INTEGER;

             C : in SIGNED(7 downto 0);

             SUM : out STD_LOGIC_VECTOR(7 downto 0));

end entity;

architecture BEHAVIOUR of ADDER is

begin

end architecture;