Crowdly

Додати до Chrome

Як в Verilog оголосити вихідний порт у модулі?

✅ Перевірена відповідь на це питання доступна нижче. Наші рішення, перевірені спільнотою, допомагають краще зрозуміти матеріал.

Як в Verilog оголосити вихідний порт

у модулі?

buffer

port

❌

output

port

✅

output

reg port

❌

inout

port

❌

Отримайте необмежений доступ до відповідей на екзаменаційні питання - встановіть розширення Crowdly зараз!

Додати до Chrome