мінімальні апаратні витрати

подовжений командний цикл процесора

підвищена складність реалізації

унеможливлення доступу до основної пам’яті з боку ЦП

періодичне зчитування регістру стану МВВ