Які з
представлених пар записів сигналів є еквівалентними у VHDL ?

Question

Які з
представлених пар записів сигналів є еквівалентними у  VHDL ?

Answer

DATA_in
: std_logic                              datd_IN : std_logic

Answer

X:
integer                    x:real

Answer

DATA_in : std_logic                          datа_IN : std_logic

Answer

string
“abc”                string ”123”

Answer

string
‘123’                         string ”123”

Answer

D(1)           d(2)

Crowdly