logo

Crowdly

Browser

Додати до Chrome

Questions Bank (1242168 total)

Description du circuit : Le circuit est alimenté par une tension d'entrée Ve​, appliquée à une résistance R1, qui est reliée à l'entrée inverseuse de l'AOP. Une autre résistance R2 est connectée entre la sortie de l'AOP et cette même entrée inverseuse, formant une boucle de rétroaction qui détermine le gain de l’amplification. L’entrée  non inverseuse de l’AOP est reliée directement à la masse. La sortie de l’AOP, qui fournit une tension amplifiée Vs​, est connectée à R3 et R4. Ces résistances sont connectées en série : R3 est reliée à la sortie de l’AOP, tandis que R4 est reliée à la masse. Une connexion supplémentaire existe entre la résistance R2 et le point intermédiaire entre R3 et R4.

Question : Sachant que R1 = R3 = 10 k, R2 = 100 k et R4 = 1 k. Calculer l'impédance de sortie Zs :

Donner la valeur en k, sans l'unité.
Переглянути це питання

Які відомості виводить команда lshw?

❌
✅
❌
❌
❌
Переглянути це питання

A quoi sert la table vacmViewTreeFamilyTable et à quelle étape du contrôle d'accès SNMP est-elle vérifiée ?

0%
0%
0%
0%
0%
Переглянути це питання

The two circuits, A and B, shown in Figure below are logic equivalent.

Q8_2

100%
0%
Переглянути це питання
Description du circuit : Le circuit est alimenté par une tension d'entrée Ve​, appliquée à une résistance R1, qui est reliée à l'entrée inverseuse de l'AOP. Une autre résistance R2 est connectée entre la sortie de l'AOP et cette même entrée inverseuse, formant une boucle de rétroaction qui détermine le gain de l’amplification. L’entrée  non inverseuse de l’AOP est reliée directement à la masse. La sortie de l’AOP, qui fournit une tension amplifiée Vs​, est connectée à R3 et R4. Ces résistances sont connectées en série : R3 est reliée à la sortie de l’AOP, tandis que R4 est reliée à la masse. Une connexion supplémentaire existe entre la résistance R2 et le point intermédiaire entre R3 et R4.

Question : Sachant que R1 = R3 = 10 k, R2 = 100 k et R4 = 1 k. Calculer l'impédance de sortie Zs :

Donner la valeur en k, sans l'unité.
Переглянути це питання

Які керівні документи визначають порядок бронювання військовозобов'язаних?

❌
❌
❌
✅
Переглянути це питання

A combinational logic circuit is modeled by the Verilog HDL code in Listing below. Which Boolean expression is correct for the output signal F?

  module ece210_hdl(
  A            ,
  B            ,
  C            ,
  F           
  );
  
  input         A              ;
  input         B              ;
  input         C              ;
  output        F              ;
  assign F = A && (B || C);
  endmodule          

0%
0%
0%
0%
0%
0%
Переглянути це питання

Dans un filtre passe-bas RL du premier ordre, si la résistance augmente alors que l'inductance reste constante, la fréquence de coupure :

0%
0%
✅
0%
❌
Переглянути це питання

Quelle est la pente de l'atténuation au-delà de la fréquence de coupure dans un filtre passe-bas passif du premier ordre ?

0%
0%
0%
0%
0%
Переглянути це питання

Dans un filtre passe-bas RL du premier ordre, si l'on augmente la résistance tout en maintenant l'inductance constante, le déphasage aux basses fréquences :

✅
❌
0%
0%
0%
Переглянути це питання
TelegramInstagramTikTokQuestion Bank
Умови використанняЗв'яжіться з нами