Consider

the circuit in the figure below where all flip-flops are initialized to Q = 0.

What function is implemented by this circuit? (multiple answers possible

On considère le circuit de la figure ci-dessous où toutes

les bascules sont initialisées à Q=0. Quelle est la fonction réalisée par ce

circuit ? (plusieurs réponses possibles)

We

consider a D flip-flop that is synchronous on the rising edge of its clock,

whose I/O are shown below. What is the propagation delay of its response in

view of the elements revealed by the experiment

On considère le circuit de la figure ci-dessous où toutes

les bascules sont initialisées à Q=0. Quelle est la fonction réalisée par ce

circuit ? (plusieurs réponses possibles)

Les entrées d’une bascule JK initialisée à Q=0, cadencée par

les fronts descendants de son horloge CLK sont représentées ci-dessous. Quelle

est la séquence binaire générée sur la sortie Q après 6 fronts actifs

de CLK ?

On considère une bascule D synchrone sur le front montant de

son horloge dont les E/S sont représentées ci-dessous. Quel est le temps de

propagation de sa réponse au regard des éléments révélés par l’expérience ?

A

JK flip-flop triggered on the rising edge of its clock CLK is configured as a

frequency divider if

On considère une bascule D synchrone sur le front montant de

son horloge dont les E/S sont représentées ci-dessous. Quel est le temps de

propagation de sa réponse au regard des éléments révélés par l’expérience ?

Les entrées d’une bascule JK initialisée à Q=0, cadencée par

les fronts descendants de son horloge CLK sont représentées ci-dessous. Quelle

est la séquence binaire générée sur la sortie Q après 6 fronts actifs

de CLK ?

On considère le circuit de la figure ci-dessous où toutes

les bascules sont initialisées à Q=0. Quelle est la fonction réalisée par ce

circuit ? (plusieurs réponses possibles)