We

consider a D flip-flop that is synchronous on the rising edge of its clock,

whose I/O are shown below. What is the propagation delay of its response in

view of the elements revealed by the experiment

Consider

the circuit in the figure below where all flip-flops are initialized to Q = 0.

What function is implemented by this circuit? (multiple answers possible

Consider

the circuit in the figure below where all flip-flops are initialized to Q = 0.

What function is implemented by this circuit? (multiple answers possible

On considère une bascule D synchrone sur le front montant de

son horloge dont les E/S sont représentées ci-dessous. Quel est le temps de

propagation de sa réponse au regard des éléments révélés par l’expérience ?

On considère une bascule D synchrone sur le front montant de

son horloge dont les E/S sont représentées ci-dessous. Quel est le temps de

propagation de sa réponse au regard des éléments révélés par l’expérience ?

The

inputs of a JK flip-flop initialized to Q = 0, clocked on the falling edges of

its CLK, are shown below. What binary sequence is produced on the Q output

after 6 active CLK edges

Les entrées d’une bascule JK initialisée à Q=0, cadencée par

les fronts descendants de son horloge CLK sont représentées ci-dessous. Quelle

est la séquence binaire générée sur la sortie Q après 6 fronts actifs

de CLK ?

Consider an

asynchronous modulo-16 counter implemented with JK flip-flops that are

positive-edge triggered, each exhibiting a propagation delay of 40 ns.

Les entrées d’une bascule JK initialisée à Q=0, cadencée par

les fronts descendants de son horloge CLK sont représentées ci-dessous. Quelle

est la séquence binaire générée sur la sortie Q après 6 fronts actifs

de CLK ?

On considère une bascule D synchrone sur le front montant de

son horloge dont les E/S sont représentées ci-dessous. Quel est le temps de

propagation de sa réponse au regard des éléments révélés par l’expérience ?