Crowdly
Add to Chrome
ARQUITECTURA DE ORDENADORES Todos los grupos
Looking for ARQUITECTURA DE ORDENADORES Todos los grupos test answers and solutions? Browse our comprehensive collection of verified answers for ARQUITECTURA DE ORDENADORES Todos los grupos at moodle.uam.es.
Get instant access to accurate answers and detailed explanations for your course questions. Our community-driven platform helps students succeed!
En el procesador segmentado RISC-V con 5 etapas, configurado en el simulador RIPES sin detección de riesgos, ni adelantamiento de resultados, se ejecuta la siguiente secuencia de código:
- I1: li t1,5 # En x6 un 5
- I2: li t2,3 # En x7 un 3
- I3: add a0, t2, t1
- I4: add a1, t2, t1
- I5: add a2, t2, t1
¿Cuántos ciclos tarda en ejecutarse?
Nota: suponga que el ciclo 1 es la captura de I1 y el ciclo final es el de la escritura de a2?
La figura es una captura del estado del procesador antes de empezar la ejecución de la instrucción jal ra,fact en el programa factorial.asm en la configuración de procesador uniciclo.
¿Cuál será el contenido del registro ra al terminar la instrucción jal ra,fact?
En la práctica 1 se simula con RIPES un procesador uniciclo y su evolución a un procesador segmentado que ejecute las instrucciones en cinco etapas.
Al ejecutar estas cinco instrucciones de código:
add a1, t2, t1 # x11 = x6 + x7 add a2, t3, t4 # x12 = x28 + x29 add a3, t2, t4 # x13 = x7 + x29 xor t5, t3, t4 # X30 = x28 xor x29 xor t6, t2, t3 # X31 = x6 xor x28
En relación con el número de ciclos que tarda, se puede afirmar que:
En el procesador segmentado RISC-V con 5 etapas, configurado en el simulador RIPES sin detección de riesgos, ni adelantamiento de resultados, se ejecuta la siguiente secuencia de código :
- I1: li t1,5 # En x6 un 5
- I2: li t2,3 # En x7 un 3
- I3: add a0, t2, t1
- I4: add a1, t2, t1
- I5: add a2, t2, t1
Suponiendo que al capturar I1 los valores de los registros son t1=1 y t2=2 , al terminar la secuencia de instrucciones, ¿Cuál es el valor en el registro a2?
Seleccioe la afirmación corecta sobre las diferencias de instrucciones en ensamblador RISC-V `jal` y `beq`
¿Cuál NO es una afirmación correcta sobre li en RV32I?
La figura es una captura del estado del procesador en la etapa MEM de la instrucción lw t2, 0(t0) en el programa riscv_pruBasico.asm y con la configuración de procesador segmentado en 5 etapas con detección de riesgos y adelantamiento de datos.
Indique la afirmación más correcta:
¿Qué instrucción carga el valor 5 en t0 usando x0 correctamente?
¿Es posible que una pseudo-instrucción pueda generar errores en la ejecución si un procesador segmentado no dispone de una unidad de adelantamiento de datos?
¿Qué efecto tiene add x0, x1, x2?