P175B100 Skaitmeninės logikos pradmenys (nuolatinės, LT) Course Materials & Test Answers | moodle.ktu.edu

Turime tokį komponento aprašą:

    component sumatorius

port (
a, b, cin:
in    std_logic;
sum, carry:
out  std_logic);
    end  component;

Architektūros apraše turime:

sum2: vienskiltis_sumatorius port map (
a => a_bus(2), b => b_bus(2), cin
=> carry_int(1),

sum => sum_bus(2), carry =>

carry_int(2));

Ką reiškia užrašas a => a_bus(2)?

Sumatoriaus įvestis a prijungta prie antrosios a_bus linijos

Sumatorius a reikšmę perduoda į a_bus(2)

Sumatoriaus įvestis a pervadinta į a_bus(2)

Sumatoriaus išvestis a prijungta prie antrosios a_bus linijos

View this question

Crowdly