Extending the program

Insert another 9 dadd r1,r0,r1 instructions just after first dadd instruction of the sample program. 

Write down into the box below the nMOD value which is the number of the clock cycles used for the execution of modified program. Be sure that forwarding mechanism is active (Configure->Enable forwarding option is active)

In this section, you will evaluate how long it takes to execute different types of the instructions of the MIPS computer.

Number of clock cycles for dadd instruction (integer addition)

Load and execute in step mode following program:

        .text

As a result of the execution you should receive clock cycle diagram of the execution similar to this on the image:

Analyze this clock cycle diagram of execution of the program and answer the question: 

A MIPS CPU executes the following code:

ld f,A(r0)

In such a case the CPU may have to deal with:

Consider a processor in which the execution of each instruction is

divided into 6 phases.  What will be the

theoretical maximum speedup of program execution if the processor's

instructions can be executed in a pipeline?

Un processeur MIPS exécute le code suivant :

ld f,A(r0)

In such a case the CPU may have to deal with:

Le programme utilisateur se compose de 25 instructions, chacune étant exécutée en 2 cycles d'horloge, et de 10 instructions, chacune étant exécutée en 5 cycles d'horloge.

Le nombre moyen de cycles par instruction ( CPI ) pour ce programme est :

Maîtriser les risques

Les aléas de contrôle sont principalement liés à l'exécution par le processeur d'instructions de saut (inconditionnelles ou conditionnelles). Pour observer le comportement du pipeline lors de l'exécution d'instructions de saut, le programme suivant sera utilisé :

;WinMIPS64 control hazard

Trouvez la partie du diagramme du cycle d'horloge qui illustre la première exécution de l' instruction  beqz r9, end_loop

Quelle instruction est récupérée ensuite (entre dans la phase IF sur le diagramme du cycle d'horloge) ?

Quelle instruction est exécutée ensuite beq r9, r0, end_loop(entrée dans la phase EX sur le diagramme du cycle d'horloge) ?

Si l'exécution de l'instruction est suspendue (la réponse à la question précédente était VRAIE), comment la suspension peut-elle être expliquée ?

Risque de guerre

Ce type d'aléa peut survenir lorsque l'instruction suivante (j) stocke le résultat de son exécution dans la ressource (registre ou emplacement mémoire) utilisée comme argument par l'instruction précédente (i). Le problème apparaît lorsque l'exécution de l'instruction précédente (i) est retardée et que l'instruction suivante (j) se termine avant que l'instruction précédente (i) puisse recevoir son argument. Cela peut entraîner un résultat erroné pour l'instruction (i). La méthode classique pour supprimer cette dépendance consiste à retarder l'exécution de l'instruction (j) jusqu'à la fin de l'exécution de l'instruction (i). 

;WinMIPS64 WAR hazard example

Activez le mécanisme de transfert de données et exécutez le programme d'exemple.

Marquez l'instruction qui provoque le blocage de WAR.